|
|
| [전자공학과] FPGA[field programmable gate array]에 대하여 / FPGA에 대하여 (field programmable gate array) 목차 1. FPGA 정의 2. FPGA란 3. FPGA는 어느 범주에 속하는가 4. FPGA의 장점 5-1. FPGA의 단점 5-2. FPGA 단점의 극복 6. FPGA의 간단한 구조 7. CLB에 대하여 (Xilinx FPGA 참고) 8. IOB에 대하여 9. FPGA의 종류 (Xilinx FPGA) 10. 최근 기술의 발전 - FPGA의 보안 (L… |
|
|
|
|
|
|
|
| 테크플렉스 FPGA RTL 엔지니어 최종 합격 자기소개서(자소서) / 1. 직무 관련 경험 기술 RTL 설계 엔지니어는 회로에 대한 이해를 바탕으로 목표 애플리케이션에 최적화된 설계 역량이 필요합니다. 저는 이를 위해 다음과 같은 경험을 쌓아왔습니다. 첫째, 직무 수행에 필요한 전공 지식을 갖췄습니다. 전자회로1,2, 집적회로, 디지털논리회로1,2, 고급디지털회로 과목을 수강하며 회… |
|
|
|
|
|
|
|
| fpga bcdconverter / 1) Verilog Code / 주석 2) RTL Map 3) Synthesis Report 4) Test Bench Code 5) Simulation Result 6) DISCUSSION 2. HOMEWORK2. BINARY TO BCD CONVERTER / 1) Verilog Code / 주석 2) RTL Map 3) Synthesis Report 4) Test Bench Code 5) Simulation Result 6) DISCUSSION 3. HOMEWORK3. BINARY TO 7SEGMENT DECODER |
|
|
레포트 >
기타 |
16p age |
3,000 원
|
|
|
|
|
|
|
| FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트 / 1. 실험 제목 2. 실험 결과 3. 고찰 / 1. 실험 제목 FPGA 보드를 이용한 FSM 회로의 구현은 디지털 회로 설계에서 중요한 주제로, 특히 카운터와 같은 기본적인 구조를 구현하는 데 유용하다. 이 실험의 주요 목표는 상태 기계(Finite State Machine) 개념을 이해하고, 이를 활용하여 Up Counter라는 카운터 회로를 … |
|
|
|
|
|
|
|
| FPGA [ ROM , RAM ] / 1. ROM-코드 2. ROM-파형 3. `파형에 대한 토의` 4. ROM-핀플래너 5. DE2보드 실습결과-ROM 6. DE2보드 실습결과에 대한 토의 7. RAM-코드 8. RAM- 파형 9. 파형에 대한 토의 10. DE2보드 실습 결과 –RAM 11. DE2보드 실습 결과에 대한 토의 12. RAM-핀플래너 / 1. ROM-코드 FPGA에서 ROM은 읽기 전용 메모리로, 주로 고정된 데이터를 저장하는… |
|
|
레포트 >
기타 |
10p age |
3,000 원
|
|
|
|
|
|
|
| FPGA 16스위치에서 7세그먼트출력 , 4비트가산기에서 7비트세그먼트출력 / 1) VHDL 코드 2) 시뮬레이션 파형 3) 파형에 대한 토의 4) DE2보드 실습결과 2. 4bits 가산기(스위치입력)의 5개(혹은 2개) 7-segments 출력 / 1) VHDL 코드 2) 시뮬레이션 파형 3) 파형에 대한 토의 4) DE2보드 실습결과 1. 16 스위치 입력에 따른 7 segment 출력 FPGA에서 16개의 스위치를 입력… |
|
|
|
|
|
|
|
| FPGA DE2보드실습 [nand게이트 , buffer회로] / 1. 실습1(nand게이트) 2. 실습4(상태Buffer회로) / 1. 실습1(nand게이트) FPGA DE2 보드를 이용한 NAND 게이트 실습은 디지털 논리 회로의 기본적인 구성 요소를 이해하고 FPGA의 프로그래밍 및 설계 방법을 익히기 위한 중요한 과정이다. NAND 게이트는 AND 게이트의 출력을 반전시킨 형태로, 두 입력이 모두 1일 때만 출력이 0이 되… |
|
|
|
|
|
|
|
| FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트 / 1. 실험 제목 2. 실험 목표 3. 실험 장비 및 부품 4. 관련이론 5. Vivado Simulation Result 6. 참고문헌 / 1. 실험 제목 FPGA 보드를 이용한 FSM 회로의 구현(Up-Counter)이라는 제목 아래, 이번 실험의 목적과 중요성을 상세히 살펴보겠다. 본 실험은 FPGA(Field Programmable Gate Array) 보드를 활용하여 상태… |
|
|
|
|
|
|
|
| FPGA 카운터 , 상태머신 / 1. 카운터-vhdl코드 2. 카운터-핀플래너 3. 카운터- 파형 4. `파형에 대한 토의` 5. DE2보드 실습결과 6. DE2보드에 대한 실습 토의 7. Moore Machine – vhdl코드값 8. Moore Machine-핀플래너 9. Moore Machine-파형 10. 파형에 대한 토의 11. DE2보드 실습결과 12. mealy Machine – vhdl코드 13. mealy Machine-핀플래너 14. mealy… |
|
|
레포트 >
기타 |
13p age |
3,000 원
|
|
|
|
|
|
|
| FPGA [component , generate , generic ] / 1. Component 2. Generate 3. Generic / 1. Component 1 Multiplexer 형태로 설계되어 입력 신호의 조합에 따라 원하는 신호를 선택할 수 있어 복잡한 신호 처리 및 데이터 전송을 간소화한다. 이 Component는 데이터 경로 설계에서 중요한 부분을 차지하며, 다양한 신호 소스와의 통신을 효과적으로 수행하게 해준다. IO Port는 외부 신… |
|
|
|
|
|
![[전자공학과] FPGA[field programmable gate array]에 대하여](/View/[전자공학과] FPGA[field programmable gate array]에 대하여_hwp_01_.gif)
 "미리보기"){kind=small}
_docx_01_.gif)
_docx_01_.gif',5,'자기소개','기술연구',3500) "미리보기"){kind=small}
 "미리보기"){kind=small}
 결과레포트_hwp_01_.gif)
 결과레포트_hwp_01_.gif',3,'실험과제','전기전자',3000) "미리보기"){kind=small}
![FPGA [ ROM , RAM ]](/View/FPGA [ ROM , RAM ]_hwp_01_.gif)
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![FPGA DE2보드실습 [nand게이트 , buffer회로]](/View/FPGA DE2보드실습 [nand게이트 , buffer회로]_hwp_01_.gif)
 "미리보기"){kind=small}
 예비레포트_hwp_01_.gif)
 예비레포트_hwp_01_.gif',4,'실험과제','전기전자',3000) "미리보기"){kind=small}
 "미리보기"){kind=small}
![FPGA [component , generate , generic ]](/View/FPGA [component , generate , generic ]_hwp_01_.gif)
 "미리보기"){kind=small}
