디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

실험1) 다음 회로를 구성하고, 표를 완성하시오.

디지털 회로 실험에서는 JK 플립플롭, D 플립플롭, T 플립플롭을 이용한 다양한 회로 구성과 실험을 진행했다. 실험1에서는 주어진 회로를 구성하고, 그 결과를 통해 플립플롭의 동작 원리를 이해하고 이를 표로 정리하는 작업을 수행했다. 먼저, JK 플립플롭의 회로를 구성했다. JK 플립플롭은 두 개의 입력 J, K와 클럭 입력이 있으며, 상태 변화는 클럭 신호의 상승 에지에서 발생한다. J와 K의 경우에 따라 플립플롭의 출력 Q와 Q`의 상태가 어떻게 변하는지를 확인하는 것이 중요하다. 입력 J와 K가 각각 0과 0일 때, 출력 Q는 변하지 않고 이전 상태를 유지한다. J가 0이고 K가 1일 경우, 출력 Q는 0으로 리셋된다. J가 1이고 K가 0일 경우, 출력 Q는 1로 셋된다. 마지막으로 J와 K가 모두 1일 경우, Q는 반전된다. 이러한 동작을 확인하기 위해 다양한 조합의 J와 K 입력을 준비하고, 각 조합에 대한 클럭 신호를 생성하여 시뮬레이션을 진행했다. D 플립플롭의 경우는 입력 D가 클럭 신호의 상승 에지에 따라 Q 출력으로 전달되는 방식으로 동작한다. 입력 D가 1일 때, 클럭 신호가 상승하는 순간 Q 출력은 1로 설정…(생략)