[A＋, 에리카] 2021-1학기 논리설계및실험 Half Adder, Full Adder 실험결과보고서

1. 실험 목적

이번 실험의 목적은 디지털 회로의 기본적인 구성 요소인 Half Adder와 Full Adder의 동작 원리를 이해하고 실제 회로 구성 및 실험을 통해 그 작동을 확인하는 데 있다. 디지털 전자 시스템에서 덧셈 연산은 중요한 역할을 하기 때문에, 이들 회로의 이해는 연산 장치 설계와 구현에 필수적이다. Half Adder는 두 비트를 입력으로 받아서 합과 캐리 비트를 출력하는 간단한 덧셈 회로이다. 이 회로는 세 가지 기본 상태, 즉 두 입력이 모두 0일 때, 하나가 1이고 나머지가 0일 때, 두 입력이 모두 1일 때의 출력을 명확히 관찰할 수 있게 해준다. 이러한 기본 논리 유닛을 실험하면서, 우리는 2진수 덧셈의 기초를 쌓을 수 있다. Full Adder는 Half Adder의 확장 버전으로, 세 개의 입력 비트를 받아들여 두 개의 비트의 합을 표현하는 데 도움을 준다. 기본적으로 Full Adder는 두 개의 입력 비트와 이전 단계의 캐리 비트를 함께 처리할 수 있어, 연속적인 비트의 덧셈을 가능하게 한다. 이는 다중 비트 덧셈을 수행하는 데 필수적이며, 따라서 컴퓨터에서 더 복잡한 연산을 가능하게 해주는 중요한 요소가 된다. 이 실험을 통해 우리는 Full Adder가 어떻…(생략)