VHDL설계를 이용한 디지털 논리

(a) 그림 p3.2에 있는 회로가 그림 p3.1의 그림과 기능적으로 등가임을 보여라.

그림3.1와3.2의 진리표을 비교해서 서로 등가임을 알아보면 그림3.1의 논리식은 f = X1X2X3 + X1X2X3 + X1X2X3 + X1X2X3 이고 진리표는 표3.1과 같다 그리고 3.2의 논리식은 g = X1(X2X3+X2X3) + X1(X2X3+X2X3)이고 진리표는 표3.2와 같다 두 개의 진리표를 비교하면 등가임을 알수있다,

(b)이CMOS 회로를 구성하는데 몇 개의 트랜지스터가 필요한가?

먼저 멀티플렉스를 => 3상태버퍼를응용하여 =>
3상태버퍼를 CMOS 회로로구현하면다음과같다.그러므로 멀티플렉스1개의 트랜지스터는 4개+NOT(6+6+2개)=18개이다.그리고 회로의 트랜지스터는 18개멀티플렉스(3)+NOT(2)=56개의(NMOS:28개.PMOS:28개) 트랜지스터가있다.
3.6(a)그림 p3.4의 CMOS회로에 대하여 진리표를 작성하라.