[공학] [기초전자실험] OPAMP 반전 증폭기 설계

OPAMP 반전 증폭기 설계
실험의 목표
OPAMP를 이용하여 GAIN 20dB, SNR 90%, BANDWIDTH 10KHz의 조건을 만족하는 증폭기를 설계한다.
기본 이론
⑴ 연산 증폭기
연산 증폭기는 입력단이 차동 증폭기(differential amplifier)로 구성도어 있어 두 입력 단자에 들어온 신호의 차이에 비례하는 전압이 출력되게 되어 있다. 두 입력 단자 가운데 빼어지는 신호가 들어가는 단자를 -로 표시하며 반전 입력 단자라 하고, 원래의 신호가 들어가는 단자를 +로 표시하며 비반전 입력단자라 한다.
비반전 입력
반전 입력
⑵ 비반전 증폭기
연산 증폭기를 증폭기로 사용하려면 그 큰 이득을 줄여 주어야 하므로 negative feedback을 사용한다. 이 때에는 출력 신호가 반전 입력 단자로 되돌아와 비반전 입력 신호를 줄임으로써 두 입력 단자 사이의 차동 신호 V_id를 거의 0V 가 되게 하여 유한한 출력이 나오게 한다.

`연산 증폭기를 이용한 반전 증폭기` `등가회로`
위 그림에서 출력이 저항 R2를 통하여 반전 입력으로 되돌아 가서 negative feedback…(생략)

1. 다음의 회로를 구성한다.

2. 이 회로에 진폭 500mV, 주파수 10KHz 의 입력을 주었을 때 저항에 따른 출력 전압 및 입력 과 출력의 비를 측정한다.